矽基商用晶體管尺寸的縮減伴隨著物理極限、功耗、成本等多重挑戰。新原理▪️、新結構👩‍🚀、新材料器件亟需引入𓀎，以滿足集成電路對集成度和算力的需求。半導體型陣列碳納米管（A-CNT）具有高載流子遷移率、超薄體、對稱的能帶結構🦵🏿，基於此材料製備出的互補金屬氧化物半導體場效應晶體管（CMOS FET）展示出幾乎對稱的電學性能（Science 368, 850, 2020; Nature Electronics 4, 405, 2021; ACS Nano 16, 21482, 2022）⏳，90nm節點A-CNT FET的性能超越了矽基28nm節點器件🧓🏽，並展現出進一步縮減至10nm節點的潛力（Nature Electronics 6, 506-515, 2023），是構建未來集成電路的理想器件𓀙。實現碳基集成電路技術從原型器件到工程化集成的跨越，需要晶圓級高質量的半導體碳納米管材料。經過30余年的發展👏🏻，學術界已經發展了體系豐富的碳納米管材料製備技術，然而，目前電子級碳納米管材料，特別是A-CNT材料一直缺乏具體要求和標準，在一定程度上阻礙了碳基集成電路的發展🚶🏻‍♀️‍➡️。

近日，意昂3体育官网電子學院、碳基電子學研究中心張誌勇教授課題組和浙江大學材料科學與工程學院金傳洪教授課題組合作🍣，從高性能電子器件和集成電路角度🥒♜，對A-CNT材料進行深入研究與系統分析，提出了精細的要求和標準。通過實驗結果結合理論計算👨‍🚀，團隊對90nm🚼、22nm、7nm、3nm技術節點的A-CNT FET的電學性能進行預測，並基於未來集成電路對晶體管性能的要求🪫🚶‍♂️‍➡️，提出對陣列碳納米管密度的要求（圖1a）🧑🏿‍🦳。研究結果表明，相同節點下，A-CNT CMOS器件相比於矽基CMOS器件展現出4-6倍的能量延時積（EDP）優勢（圖1b）🧏🏼，凸顯了其在未來高性能數字集成電路中的應用潛力。團隊進一步對目前A-CNT中存在的形貌缺陷進行表征（圖2a—e）🙏，討論各形貌缺陷對晶體管電學性能波動的影響🧎🏻‍♀️😐，並結合集成電路對器件均一性的要求，對碳管形貌提出要求（圖2f—k）。在此基礎上，他們提出了電子級A-CNT材料的標準（表1），包括碳管密度🧙🏻‍♂️、直徑🤾‍♀️、長度、半導管純度、取向1️⃣、相鄰管間距變化等關鍵參數，並展望了未來碳基集成電路技術和材料的協同優化路線（圖3）🚣🏽‍♂️4️⃣，對目前學術界發展的幾種典型A-CNT製備方式進行了綜合評估（圖4），為電子級A-CNT材料的製備技術發展提供了重要指導➰🦤。

圖1：陣列碳納米管密度要求、晶體管性能對比

圖2👰‍♀️：陣列碳納米管形貌缺陷與材料均一性要求

表1：高性能集成電路用陣列碳納米管材料標準

圖3：碳基集成電路材料🐠、技術發展路線圖

圖4：陣列碳納米管製備方式評估

相關研究成果以《用於未來集成電路應用的碳納米管材料》（Carbon nanotube materials for future integrated circuit applications）為題👩🏽‍🔬🪸，於8月6日在線發表於材料領域頂級期刊Materials Today。意昂3体育官网電子學院2022級博士研究生昃雨萌為第一作者，張誌勇和金傳洪為共同通訊作者🦐。